

IDO-SOM3506-S1-硬件设计指南

1、产品概述

1.1 芯片简介

1.2 产品概述

1.3 产品特点

1.4 产品图片

1.5 适用场景

1.6 基本参数

1.7 工作环境

1.8 系统支持

2、硬件设计说明

2.1 电源系统设计说明【必看】

2.2 调试下载相关电路【必看】

2.3 RM_IO矩阵设计说明【必看】

2.4 SDIO接口设计说明

2.5 USB2.0 OTG设计说明

2.6 RMII接口设计说明

2.7 AUDIO接口设计说明

2.7.1 RK3506的音频资源介绍

2.7.2 RK3506内置DSM和AMIC

2.7.2 通过SAI(IIS)扩展音频Codec芯片

2.7.3 SPDIF 数字音频接口

2.7.4 PDM数字麦克风阵列接口

2.8 MIPI-DSI设计说明

2.9 RGB设计说明

2.10 UART设计说明

2.11 CAN总线设计说明

2.12 SPI总线设计说明

2.13 I2C总线设计说明

2.14 SARADC设计说明

2.15 PWM设计说明

2.16 GPIO设计说明

2.17 核心板温升说明

3、底板原理图CheckList【重要】



IDO-SOM3506-S1

硬件设计指南

深圳触觉智能科技有限公司

www.industio.cn

文档修订历史

版本	修订内容	修订	审核	日期
V1.0	创建文档	LYJ	IDO	2025/02/10
V1.1	优化文档	CW	IDO	2025-4-2

1、产品概述


1.1 芯片简介

RK3506是Rockchip设计的低功耗处理器（三核 Cortex-A7+单核Cortex-M0, 主频最高1.5GHz），专为智能语音交互、音频输入/输出处理、图像输出处理以及其他数字多媒体应用而设计。内置2D硬件引擎和显示输出引擎，以最小化CPU负载，满足图像显示需求。内置丰富的外设接口，如SAI、PDM、SPDIF、音频DSM、音频ADC、USB2 OTG、RMII、CAN等，可以满足不同的应用开发需求。


1.2 产品概述

IDO-SOM3506-S1采用 Rockchip处理器 RK3506（三核 Cortex-A7+单核Cortex-M0, 主频最高1.5GHz），芯片主要面向家电显控、显示HMI、手持终端、工业IOT网关、工业控制、PLC等领域。内置2D硬件引擎和显示输出引擎，以最小化CPU负载，满足图像显示需求。内置丰富的外设接口，如

SAI、PDM、SPDIF、音频DSM、音频ADC、USB2.0 OTG、RMII、UART、CAN等，可以满足不同的应用开发需求。RK3506 SoC 内部组成，如下图所示：



IDO-SOM3506-S1核心板进行了严格的电源完整性和信号完整性仿真设计，通过各项电磁兼容、温度冲击、高温高湿老化、长时间存储压力等测试，稳定可靠，批量供货。用户仅需设计外围电路即可快速实现项目的稳定量产，IDO-SOM3506-S1模块逻辑框图，如下图所示：




1.3 产品特点

1. 3.8*3.8CM超小尺寸邮票孔封装128Pin，8层板沉金工艺；
2. 独特的叠层设计，PCB背面完整平面无走线，优异的EMC性能和稳定性；
3. 核心板支持100%全国产；

1.4 产品图片

IDO-SOM3506-S1核心板正面，如下图所示：



IDO-SOM3506-S1核心板背面，如下图所示：



1.5 适用场景

IDO-SOM3506-S1适用于家电显控、显示HMI、手持终端、工业IOT网关、工业控制、PLC等领域。

1.6 基本参数

基本参数，如下表所示：

基本参数	
SOC	RockChip RK3506B/RK3506J
CPU	三核 Cortex-A7+单核Cortex-M0, 主频最高1.5GHz
GPU	2D Graphic Engine
内存	256MB/512MB/1GB DDR3/DDR3L 16bit

存储	1. 256MB/512MB NAND 2. 8GB eMMC 以上配置二选一
硬件参数	
以太网	2 × RMII 扩展2路百兆以太网
显示接口	视频输出： 1 × RGB (1280×1280@60fps) 1 × MIPI_DSL_TX(2Lane Output/1.5Gbps per Lane,1280×1280@60fps)
音频接口	4 × SAI 1 × PDM 2 × DSM 2 × SPDIF 1 × MIC
USB	2 × USB2.0 OTG
扩展接口	6 × UART 3 × SPI 2 × CAN 3 × I2C 12 × PWM 4 × SARADC 1 × FLEXBUS 1 × FSPI (和NAND FLASH版本复用) 1 × SDIO (和eMMC版本复用) 93 × GPIO
其他	
主板尺寸	38mm × 38mm
接口类型	128Pin 间距1.1mm邮票孔
PCB规格	板厚 1.4mm , 8 层板 高Tg材质, 沉金工艺

1.7 工作环境

核心板工作环境，如下表所示：

工作环境	
工作温度	-20~+80℃(RK3506B 商业级) -40~+85℃ (RK3506J 工业级)
工作湿度	5%~90% RH 非冷凝
存储温度	-40℃~+85℃

1.8 系统支持

核心板支持系统，如下表所示：

序号	操作系统	支持	说明
1	Linux		/

2、硬件设计说明

2.1 电源系统设计说明【必看】

IDO-SOM3506-S1核心板共引出了2个电源主输入VCCSYS_IN（核心板33PIN、34PIN）和VCCIO4_IN（核心板68PIN）。

核心板提供2个电源输出引脚为VCC_1V8_OUT，VCC_3V3_OUT，用于3.3V电源域和1.8V电源域的引脚参考电平，**底板使用时应限流100mA**。

IDO-SOM3506-S1电源相关引脚说明如下表所示：

电源相关引脚	引脚编号	方向	引脚说明
VCCSYS_IN1	33	电源输入	系统的主要输入供电，保障5V@1A持续和2A瞬间电流供电能力。
VCCSYS_IN2	34	电源输入	

--	--	--	--

VCCIO4_IN	68	电源输入	GPIO4组IO电源输入，必须从核心板66PIN (VCC_3V3_OUT) 和 65PIN (VCC_1V8_OUT) 二选一供电
VCC_3V3_OUT	66	电源输出	3.3V对外供电，用于3.3V电源域参考电平， 限流100mA使用
VCC_1V8_OUT	65	电源输出	1.8V对外供电，用于1.8V电源域参考电平， 限流100mA使用
NPOR_L	16	系统复位信号输入	系统复位信号输入检测引脚，低电平有效，默认悬空

核心板峰值电流表

电源名称	最小电压	标称值	最大电压	峰值电流	待机电流
VCC5V0_SY S	4.5V	5.0V	5.4V	160mA	15mA


注意事项:

VCCIO4_IN 必须供电，且必须从核心板66PIN (VCC_3V3_OUT) 和65PIN (VCC_1V8_OUT) 二选一供电

上电时序要求

1. 核心板主供电VCCSYS_IN (引脚33,34) 优先供电。
2. 底板1.8V 和 3.3V 供电在VCC_3V3_OUT输出后再上电。可用VCC_3V3_OUT作为底板1.8V 和 3.3V 供电使能。

复位按键参考设计:



2.2 调试下载相关电路【必看】

所有基于SOM3506的底板设计，都强烈建议保留下面三种调试下载相关电路！

1. USB2.0 OTG0 接口，主要用于固件下载及ADB调试。


具体电路参考[2.5节 USB2.0 OTG](#)

2. 调试串口，用于系统日志消息和控制终端命令行操作，系统默认使用的调试串口是UART0。

UART资源	引脚编号	UART信号定义	电源域
UART0_Debug	14	UART0_TX_Debug	3.3V（调试串口）
	13	UART0_RX_Debug	

设计注意事项：

调试串口在使用时经常连接USB转UART TTL 模块，经常在SOM3506未上电时，UART0_RX_Debug 已经由USB转UART TTL 模块灌电。强烈建议采用RS232芯片转换或者采用下面转换电路避免引脚灌电：



3. 启动模式及功能按键


引脚号	引脚定义	电源域	描述
86	SARADC_IN0_BOOT	1.8V	BOOT模式选择，用于启动模式选择，引脚悬空时，内部模认分压从fspi优先启动；一般做成BOOT按键，按下按键短接到GND，再上电可强制进入Maskrom烧录模式
85	SARADC_IN1_RECOVERY	1.8V	默认用于ADC按键功能，不建议用作其它功能。核心板上拉10K电阻到1.8V。

SARADC_IN0_BOOT在核心板上按照下图config10已经做了分压电阻，启动顺序为FSPI--SDMMC (eMMC/SD Card) --USB/SPI2APB。SOM3506核心板上的分压配置如下图：

SARADC IN0 BOOT TABLE

Item	Rup	Rdown	ADC	BOOT MODE
LEVEL1	DNP	100K	0	USB (Maskrom mode)/SPI2APB
LEVEL2	100K	12K	110	SPI2APB
LEVEL3	100K	27K	217	FSPI--USB/SPI2APB
LEVEL4	100K	51K	345	
LEVEL5	100K	82K	461	
LEVEL6	100K	120K	558	SDMMC(eMMC/SD Card)--USB/SPI2APB
LEVEL7	100K	200K	682	
LEVEL8	100K	330K	785	
LEVEL9	100K	820K	912	
LEVEL10	10K	DNP	1023	FSPI--SDMMC(eMMC/SD Card)--USB/SPI2APB


底板上的BOOT按键参考电路，如下图：



当系统变砖时，启动时BOOT模式按键处于按下状态，即将SARADC_IN0_BOOT保持为低电平（0V），则 RK3506 进入 Maskroom 模式，当 PC 识别到 USB 设备时，即可进行固件烧写。

注意：为了方便开发，建议预留BOOT按键或预留测试点。

SARADC0_IN1_KEY/RECOVERY 系统默认用作功能按键，核心板上已经做了10K电阻上拉，功能按键参考下图设计：



注意：为了方便开发，强烈建议必须保留SARADC0_IN1_KEY/RECOVERY 按键。

2.3 RM_IO矩阵设计说明【必看】

RM_IO是IO矩阵，共有32个引脚（其中RM_IO21被核心板占用，未引出），有如下特性：

1. RM_IOn (n=0~31) 可以从function IDn (n=0~98) 任选其中一个功能，并且function IDn (n=0~98) 的每个功能，只能映射于其中一个RM_IOn (n=0~31)。举例：RM_IO0选择I2C0_SCL，则I2C0_SCL不能再映射到RM_IOn (n=1~31) 中；RM_IO1选择I2C0_SDA，则I2C0_SDA不能再映射到RM_IO0、RM_IOn (n=2~31) 中。
2. 由于RM_IOn (n=0~31) 分布在PMUIO、VCCIO1两个电源域，但对于同一个功能，并且有较高时序要求的，不建议跨电源域使用。例如，SAI、PDM、SPI信号。举例：不要将SAI0_SCLK分配在PMUIO电源域，而将SAI0_SDIO分配在VCCIO1域。
3. 由于RM_IOn (n=0~31) 分布在PMUIO、VCCIO1两个电源域，如果有相同功能跨域使用，则两个电源域的供电要保持一致。举例：I2C0_SCL在PMUIO电源域使用，I2C0_SDA在VCCIO1电源域使用，由于PMUIO电源只支持3.3V供电，则PMUIO和VCCIO1电源域都需要用3.3V电源。

function ID n (n=0~98) 具体功能见下图：

RM_IO List of optional function ID0~98							
ID	function	ID	function	ID	function	ID	function
0	NC	26	CAN1_TX	51	SAI0_MCLK	77	TSADC_CTRL
1	UART1_TX	27	CAN1_RX	52	SAI0_SCLK	78	PWR_CTRL0 (PMU_SLEEP)
2	UART1_RX	28	CAN0_TX	53	SAI0_LRCK	79	PWR_CTRL1 (CORE_POWER_OFF)
3	UART2_TX	29	CAN0_RX	54	SAI0_SDI0	80	SPDIF_TX
4	UART2_RX	30	PWM0_CH0	55	SAI0_SDI1	81	SPDIF_RX
5	UART3_TX	31	PWM0_CH1	56	SAI0_SDI2	82	BIPCNTN_A0
6	UART3_RX	32	PWM0_CH2	57	SAI0_SDI3	83	BIPCNTN_A1
7	UART3_CTSN	33	PWM0_CH3	58	SAI0_SDO	84	BIPCNTN_A2
8	UART3_RTSN	34	PWM1_CH0	59	SAI1_MCLK	85	BIPCNTN_A3
9	UART4_TX	35	PWM1_CH1	60	SAI1_SCLK	86	BIPCNTN_A4
10	UART4_RX	36	PWM1_CH2	61	SAI1_LRCK	87	BIPCNTN_A5
11	UART4_CTSN	37	PWM1_CH3	62	SAI1_SDI	88	BIPCNTN_B0
12	UART4_RTSN	38	PWM1_CH4	63	SAI1_SDO0	89	BIPCNTN_B1
13	MIPI_DPHY_DSI_TX_TE	39	PWM1_CH5	64	SAI1_SDO1	90	BIPCNTN_B2
14	CLK_32K	40	PWM1_CH6	65	SAI1_SDO2	91	BIPCNTN_B3
15	I2C0_SCL	41	PWM1_CH7	66	SAI1_SDO3	92	BIPCNTN_B4
16	I2C0_SDA	42	TOUCH_KEYDRIVE	67	SPI0_CLK	93	BIPCNTN_B5
17	I2C1_SCL	43	TOUCH_KEY_IN0	68	SPI0_MOSI	94	PDM_CLK1
18	I2C1_SDA	44	TOUCH_KEY_IN1	69	SPI0_MISO	95	ETH_RMII0_PPSCCLK
19	I2C2_SCL	45	TOUCH_KEY_IN2	70	SPI0_CSN0	96	ETH_RMII0_PPSTRIG
20	I2C2_SDA	46	TOUCH_KEY_IN3	71	SPI0_CSN1	97	ETH_RMII1_PPSCCLK
21	PDM_CLK0	47	TOUCH_KEY_IN4	72	SPI1_CLK	98	ETH_RMII1_PPSTRIG
22	PDM_SDI0	48	TOUCH_KEY_IN5	73	SPI1_MOSI		
23	PDM_SDI1	49	TOUCH_KEY_IN6	74	SPI1_MISO		
24	PDM_SDI2	50	TOUCH_KEY_IN7	75	SPI1_CSN0		
25	PDM_SDI3			76	SPI1_CSN1		

RM_IO引脚资源如下：

引脚编号	引脚名称	电源域	备注
43	RM_IO0	3.3V	
42	RM_IO1	3.3V	
41	RM_IO2	3.3V	
40	RM_IO3	3.3V	
39	RM_IO4	3.3V	
38	RM_IO5	3.3V	

37	RM_IO6	3.3V	
36	RM_IO7	3.3V	
31	RM_IO8	3.3V	
30	RM_IO9	3.3V	
29	RM_IO10	3.3V	
28	RM_IO11	3.3V	
27	RM_IO12	3.3V	
26	RM_IO13	3.3V	
25	RM_IO14	3.3V	
24	RM_IO15	3.3V	
22	RM_IO16	3.3V	
21	RM_IO17	3.3V	
20	RM_IO18	3.3V	
19	RM_IO19	3.3V	
18	RM_IO20	3.3V	
14	RM_IO22	3.3V	
13	RM_IO23	3.3V	
117	RM_IO24	3.3V	
118	RM_IO25	3.3V	
119	RM_IO26	3.3V	
127	RM_IO27	3.3V	
128	RM_IO28	3.3V	
7	RM_IO29	3.3V	
8	RM_IO30	3.3V	
9	RM_IO31	3.3V	

2.4 SDIO接口设计说明

SOM3506-S1核心板扩展出1路SDMMC/SDIO资源，支持SDIO3.0协议，以及MMC V4.51协议。
注意：SDMMC数据最大支持4bit，频率最高支持150MHz，**eMMC版本核心板不可用（被核心板占用）**。
SDMMC/SDIO主要用于连接SD存储卡，也可用于WIFI模块SDIO接口，引脚资源如下：

引脚编号	引脚名称	电源域	备注
60	SDMMC_CLK	VCCIO4	SD卡时钟信号
59	SDMMC_CMD	VCCIO4	SD卡CMD信号
58	SDMMC_D3	VCCIO4	SD卡Data3
55	SDMMC_D2	VCCIO4	SD卡Data2
56	SDMMC_D1	VCCIO4	SD卡Data1
57	SDMMC_D0	VCCIO4	SD卡Data0

- 注意：**
1. RMI1组引脚的电源域也同为 VCCIO4，如果PHY芯片不支持1.8V IO电平，则必须接到 VCC_3V3_OUT。同时SDIO不支持高速模式。
 2. 走线阻抗控制50ohm，参考面完整，整组走线等长控制+-200mil。
 3. 建议串匹配电阻（典型值22ohm），时钟信号匹配电阻靠近SOM3506引脚侧放置，时钟信号预留2.2pF电容。

2.5 USB2.0 OTG设计说明

IDO-SOM3506-S1核心板具有2路USB2.0 OTG，**USB2.0 OTG0为系统固件烧录口，必须要留出**。设计底板如要扩展多USB接口，可以使用USB HUB芯片去实现扩展。
USB2.0 OTG0 （固件下载口）引脚资源如下：

引脚编号	引脚名称	连接方式	备注
93	USB20_OTG0_DM	串接 2. 2ohm 电阻	USB2.0 OTG0 可用于 固件下载烧录和ADB调

94	USB20_OTG0_DP		试
91	USB20_OTG0_VBUSDET	电阻分压检测	OTG0 VBUS检测，高有效
92	USB20_OTG0_ID	/	USB OTG ID 识别 Micro USB 接口时需要使用


USB2.0 OTG1内部没有ID和VBUSDET引脚，可以由软件通过软件主动切HOST或者DEVICE模式，也可以通过GPIO模拟。

USB2.0 OTG1 引脚资源，如下表所示：


引脚编号	引脚名称	备注
95	USB20_OTG1_DM	/
96	USB20_OTG1_DP	/

USB2_OTG0参考连接:


VBUS供电检测和控制电路:




通过TYPECC1、TYPECC2检测脚，控制USB2.0 OTG0 的供电使能USB20_OTG0_ID:



USB_OTG0 连接TYPEC 【USB2.0 调试下载功能】



或USB_OTG0 连接MICRO USB 【USB2.0 调试下载功能】



设计注意事项:

1. ESD 务必采用Cj<0.4pF的型号。USB的差分对上ESD型号必须一致。
2. 2.2R电阻只能串在USB2.0 信号线上，主要用于ESD改善。
3. USB差分走线严格按照90ohm差分阻抗，差分对内等长误差<5mil。ESD对称摆放。

2.6 RMII接口设计说明

IDO-SOM3506-S1外接2路RMII接口可用于扩展2路百兆以太网功能，RMII信号可连接百兆PHY芯片。

RMII0 引脚资源列表如下:

引脚编号	RMII信号定义	电源域
73	ETH_RMII0_TXD0	3.3V
70	ETH_RMII0_TXD1	
69	ETH_RMII0_TXEN	
73	ETH_RMII0_RXD0	
72	ETH_RMII0_RXD1	

64	ETH_RMII0_RXDVCRS
74	ETH_RMII0_CLK
62	ETH_RMII0_MDC
63	ETH_RMII0_MDIO

RMII1 引脚资源列表如下：

引脚编号	RMII信号定义	电源域
73	ETH_RMII1_TXD0	VCCIO4
70	ETH_RMII1_TXD1	
69	ETH_RMII1_TXEN	
73	ETH_RMII1_RXD0	
72	ETH_RMII1_RXD1	
64	ETH_RMII1_RXDVCRS	
74	ETH_RMII1_CLK	
62	ETH_RMII1_MDC	
63	ETH_RMII1_MDIO	

百兆以太网接口可以参考我司提供的开发板参考原理图。

注意：

1. RMII1组引脚的电源域为 VCCIO4，需要在底板上连接到核心板66PIN（VCC_3V3_OUT）或65PIN（VCC_1V8_OUT）二选一供电。
2. VCCIO4与TF卡（或核心板eMMC）属于同一组电源域。如果需要使用高速SDIO模式，或连接SDIO接口的WIFI模块，VCCIO4需要连接到VCC_1V8_OUT，RMII1组的PHY芯片可以选择支持1.8V IO电压的芯片型号，参考型号：YT8522（裕泰微），JL1101（景略）。

2.7 AUDIO接口设计说明

2.7.1 RK3506的音频资源介绍


RK3506提供了丰富的音频接口能力与资源，总共有5组SAI接口、1组PDM接口、1个SPDIF TX、1个SPDIF RX接口，同时有2组ASRC处理单元。其中，对外提供了4组SAI接口、1组PDM接口、1个SPDIF TX接口、1个SPDIF RX:

音频接口资源	资源详情	说明
SAI/I2S	I2S0	
	I2S1	双通道
	I2S2	双通道
	I2S3	
SPDIF TX	1路	8通道
SPDIF RX	1路	
PDM	1路	8通道
DSM	2路	
AMIC	1路	

2.7.2 RK3506内置DSM和AMIC

对于音频要求不高的场景，可以考虑用RK3506自带的DSM和AMIC，无需外扩展Codec芯片即可实现单频输出和录音。

RK3506内置Audio DSM功能，支持将PCM数据进行直接比特流数字编码（Direct Stream Digital）转换为1bit信号流，提供128x以上的过采样，以及16x/32x/64x的升采样插值。在未配备高性能音频的DAC，又需要有音频输出的设计中，Audio DSM可经由一阶RC低通滤波处理得到音频信号，如下图所示，采用差分输出时可使音频质量得到最大限度的优化。这是一种低成本的音频输出方案，可满足如HMI等一些场景的语音需求，对于有音质需求的场景，依然建议外挂音频Codec或DAC。




RK3506 DSM PWM Audio低通滤波器示意图

该组接口提供了两对差分（DSM_AUD_RP/N、DSM_AUD_LP/N）输出，可满足立体声需求。接口的详细介绍和RC低通滤波参数计算，可参考原厂文档《DSM AUDIO音频接口电路设计》。DSM引脚复用在了2个不同电源域中，DSM_AUD_M0复用在VCCIO1，DSM_AUD_M1复用在VCCIO3，2处复用不能同时使用，每次只能用其中一组。

时钟信号的质量对DSM输出质量有直接影响，因此在PLL分频时候，需要使用小数PLL+整数分频的方式。

同时需要注意，SAI3在内部连接到DSM模块，因此当DSM模块使用时，外部SAI3不可使用。

Audio DSM 参考设计，如下图：



DSM PWM Audio引脚配置列表如下表所示：

引脚编号	引脚分组	信号定义	电源域	说明
6	M0	DSM_AUD_LN_M0	3.3V	DSM左声道差分信号 N

7		DSM_AUD_LP_M0		DSM左声道差分信号 P
127		DSM_AUD_RN_M0		DSM右声道差分信号 N
128		DSM_AUD_RP_M0		DSM右声道差分信号 P
62	M1	DSM_AUD_LN_M1	3.3V	DSM左声道差分信号 N
63		DSM_AUD_LP_M1		DSM左声道差分信号 P
70		DSM_AUD_RN_M1		DSM右声道差分信号 N
69		DSM_AUD_RP_M1		DSM右声道差分信号 P

RK3506内置ACODEC支持1对差分MIC输入。

ACODEC_ADC_VCM是ACODEC PHY的共模电压管脚，外接对地2.2uF电容，不得更改电容值，布局时靠近SOC芯片管脚放置。

ACODEC_ADC_AVDD1V6是ACODEC PHY的供电引脚，内部通过LDO从AVCC_1V8 (ACODEC_ADC_AVDD1V8) 取电，有开关可以控制LDO是否使能，或者也可以控制直接由AVCC_1V8给ACODEC提供供电。该引脚外接对地2.2uF电容，不得更改电容值，布局时靠近SOC芯片管脚放置。内置ACODEC引脚配置列表如下表所示：

引脚编号	信号定义	电源域	说明
88	ACODEC_ADC_INP	ACODEC	ACODEC_ADC差分信号P
89	ACODEC_ADC_INN		ACODEC_ADC差分信号N

AMIC 外接模拟Mic的参考电路如下：

36	SAI0_SDI3		I2S主时钟MCLK
41	SAI0_MCLK		SAI 系统时钟输出
42	SAI0_SCLK		SAI 连续串行时钟，位时钟
43	SAI0_LRCK		SAI 帧时钟，用于声道选择

SAI1 引脚列表如下表所示：

引脚编号	信号定义	电源域	说明
27	SAI1_SDO0	3.3V	SAI 串行输出数据线
26	SAI1_SDO1		SAI 串行输出数据线/SAI 串行输入数据线
25	SAI1_SDO2		SAI 串行输出数据线/SAI 串行输入数据线
24	SAI1_SDO3		SAI 串行输出数据线/SAI 串行输入数据线
28	SAI1_SDI0		SAI 串行输入数据线
31	SAI1_MCLK		SAI 系统时钟输出
30	SAI1_SCLK		SAI 连续串行时钟，位时钟
29	SAI1_LRCK		SAI 帧时钟，用于声道选择

SAI2 引脚列表如下表所示：

引脚编号	引脚分组	信号定义	电源域	说明
49	M0	SAI2_SDO_M0	VCCIO4	SAI 串行输出数据线

54		SAI2_SDI_M0		SAI 串行输入数据 线
45		SAI2_MCLK_M0		SAI 系统时钟输出
53		SAI2_SCLK_M0		SAI 连续串行时 钟，位时钟
52		SAI2_LRCK_M0		SAI 帧时钟，用于 声道选择
128	M1	SAI2_SDO_M1	3.3V	SAI 串行输出数据 线
127		SAI2_SDI_M1		SAI 串行输入数据 线
126		SAI2_MCLK_M1		SAI 系统时钟输出
118		SAI2_SCLK_M1		SAI 连续串行时 钟，位时钟
119		SAI2_LRCK_M1		SAI 帧时钟，用于 声道选择

SAI3 引脚列表如下表所示：

引脚编号	信号定义	电源域	说明
63	SAI3_SDO	3.3V	SAI 串行输出数据线
62	SAI3_SDI		SAI 串行输入数据线
64	SAI3_MCLK		SAI 系统时钟输出
70	SAI3_SCLK		SAI 连续串行时钟，位时 钟
69	SAI3_LRCK		SAI 帧时钟，用于声道选 择

2.7.3 SPDIF 数字音频接口

RK3506提供了1组SPDIF_TX数字音频输出接口和1组SPDIF_RX数字音频输入接口，支持16/20/24bits解析度。

SPDIF全称为Sony/Philips Digital Interface Format是SONY、PHILIPS数字音频接口的简称。就传输载体而言，消费类上，常见的SPDIF又分为同轴和光纤两种，二者传输的信号相同，传输所依赖的载体不同，接口和连线外观也有差异，SPDIF的通讯速率通常受限于载体，因此在硬件设计的时候需要考虑所使用的接口器件规格。但光信号传输无需考虑接口电平及阻抗问题，接口灵活且抗干扰能力更强。

SPDIF 引脚配置列表如下表所示：

SPDIF 资源	引脚编号	信号定义	复用电源域
SPDIF TX	--	--	3.3V,放置在矩阵RM_IO中
SPDIF RX	--	--	3.3V,放置在矩阵RM_IO中

2.7.4 PDM数字麦克风阵列接口

PDM引脚配置列表如下表所示：

PDM资源	引脚编号	信号定义	复用电源域
PDM	--	--	3.3V,放置在矩阵RM_IO中

2.8 MIPI-DSI设计说明

IDO-SOM3506-S1核心板引出一路2Lane MIPI接口，支持MIPI V1.2版本，总共2Lane，1.5Gbps/Lane。

MIPI-DSI 引脚资源如下表所示：

引脚编号	MIPI引脚定义	描述
98	MIPI_DSI_TX0_CLKN	MIPI-时钟-负

99	MIPI_DSI_TX0_CLKP	MIPI-时钟-正
101	MIPI_DSI_TX0_D1N	MIPI-发送-D1-负
102	MIPI_DSI_TX0_D1P	MIPI-发送-D1-正
103	MIPI_DSI_TX0_D0N	MIPI-发送-D0-负
104	MIPI_DSI_TX0_D0P	MIPI-发送-D0-正

注意：

MIPI高速差分对，差分阻抗按照100ohm控制。走线参考面完整。

2.9 RGB设计说明

IDO-SOM3506-S1支持一个LCDC接口输出，支持并行24bit RGB模式、16bit BT1120模式、8bit BT656模式以及MCU模式，最大输出分辨率1280x1280@60Hz，复用关系见下表：

LCDC 视频输出信号连接顺序：

Mode	RGB					BT1120	BT656	MCU				
	24bit	18bit	16bit	8bit	6bit	16bit	8bit	24bit	18bit	16bit	8bit	6bit
LCDC_DEN	DEN	DEN	DEN	DEN	DEN	--	--	RDN	RDN	RDN	RDN	RDN
LCDC_VSYNC	VSYN	VSYN	VSYN	VSYN	VSYN	--	--	CSN	CSN	CSN	CSN	CSN
LCDC_HSYNC	HSYN	HSYN	HSYN	HSYN	HSYN	--	--	WRN	WRN	WRN	WRN	WRN
LCDC_CLK	CLK	CLK	CLK	CLK	CLK	CLK	CLK	RS	RS	RS	RS	RS
LCDC_D23	D23	D17	D15	D7_m1	D5_m1	D15	D7_m1	D23	D17	D15	D7_m1	D5_m1
LCDC_D22	D22	D16	D14	D6_m1	D4_m1	D14	D6_m1	D22	D16	D14	D6_m1	D4_m1
LCDC_D21	D21	D15	D13	D5_m1	D3_m1	D13	D5_m1	D21	D15	D13	D5_m1	D3_m1
LCDC_D20	D20	D14	D12	D4_m1	D2_m1	D12	D4_m1	D20	D14	D12	D4_m1	D2_m1
LCDC_D19	D19	D13	D11	D3_m1	D1_m1	D11	D3_m1	D19	D13	D11	D3_m1	D1_m1
LCDC_D18	D18	D12	--	--	--	--	--	D18	D12	--	--	--
LCDC_D17	D17	--	--	--	--	--	--	D17	--	--	--	--
LCDC_D16	D16	--	--	--	--	--	--	D16	--	--	--	--
LCDC_D15	D15	D11	D10	D2_m1	D0_m1	D10	D2_m1	D15	D11	D10	D2_m1	D0_m1
LCDC_D14	D14	D10	D9	D1_m1	--	D9	D1_m1	D14	D10	D9	D1_m1	--
LCDC_D13	D13	D9	D8	D0_m1	--	D8	D0_m1	D13	D9	D8	D0_m1	--
LCDC_D12	D12	D8	D7	D7_m0	D5_m0	D7	D7_m0	D12	D8	D7	D7_m0	D5_m0
LCDC_D11	D11	D7	D6	D6_m0	D4_m0	D6	D6_m0	D11	D7	D6	D6_m0	D4_m0
LCDC_D10	D10	D6	D5	D5_m0	D3_m0	D5	D5_m0	D10	D6	D5	D5_m0	D3_m0
LCDC_D9	D9	--	--	--	--	--	--	D9	--	--	--	--
LCDC_D8	D8	--	--	--	--	--	--	D8	--	--	--	--
LCDC_D7	D7	D5	D4	D4_m0	D2_m0	D4	D4_m0	D7	D5	D4	D4_m0	D2_m0
LCDC_D6	D6	D4	D3	D3_m0	D1_m0	D3	D3_m0	D6	D4	D3	D3_m0	D1_m0
LCDC_D5	D5	D3	D2	D2_m0	D0_m0	D2	D2_m0	D5	D3	D2	D2_m0	D0_m0
LCDC_D4	D4	D2	D1	D1_m0	--	D1	D1_m0	D4	D2	D1	D1_m0	--
LCDC_D3	D3	D1	D0	D0_m0	--	D0	D0_m0	D3	D1	D0	D0_m0	--
LCDC_D2	D2	D0	--	--	--	--	--	D2	D0	--	--	--
LCDC_D1	D1	--	--	--	--	--	--	D1	--	--	--	--
LCDC_D0	D0	--	--	--	--	--	--	D0	--	--	--	--

LCDC 引脚资源如下表所示：

引脚编号	MIPI引脚定义	电源域	描述
------	----------	-----	----

9	VO_LCDC_D0	3.3V	
8	VO_LCDC_D1	3.3V	
7	VO_LCDC_D2	3.3V	
6	VO_LCDC_D3	3.3V	
4	VO_LCDC_D4	3.3V	
3	VO_LCDC_D5	3.3V	
2	VO_LCDC_D6	3.3V	
1	VO_LCDC_D7	3.3V	
128	VO_LCDC_D8	3.3V	
127	VO_LCDC_D9	3.3V	
126	VO_LCDC_D10	3.3V	
125	VO_LCDC_D11	3.3V	
123	VO_LCDC_D12	3.3V	
122	VO_LCDC_D13	3.3V	
121	VO_LCDC_D14	3.3V	
120	VO_LCDC_D15	3.3V	
119	VO_LCDC_D16	3.3V	
118	VO_LCDC_D017	3.3V	
117	VO_LCDC_D18	3.3V	
116	VO_LCDC_D19	3.3V	
114	VO_LCDC_D20	3.3V	
113	VO_LCDC_D21	3.3V	
112	VO_LCDC_D22	3.3V	
111	VO_LCDC_D23	3.3V	
109	VO_LCDC_CLK	3.3V	

108	VO_LCDC_HSYNC	3.3V	
107	VO_LCDC_VSYNC	3.3V	
106	VO_LCDC_DEN	3.3V	

2.10 UART设计说明

IDO-SOM3506-S1核心板共引出6路UART口，其中UART0_DEBUG为调试口。其它可根据设计需求去使用，如外接RS232芯片，RS485芯片等去实现串口通信功能。

注意：

1.需要注意引脚电源域有1.8V和3.3V两种，注意互连时电平要匹配，必要时加电平转换电路，避免造成通讯不正常。

2.考虑不同产品应用灵活性，UART0固定PMUIO电源域；UART1~4选择复用到RM_IO任意引脚上；UART5复用在2个不同的电源域，用后缀_M0/_M1区分不同复用位置。_M0/_M1不能同时使用，分配时只能选择其中一组，例如：选择了UART5_M0，就不能再选择UART5_M1。

3.支持115.2Kbps、460.8Kbps、921.6Kbps、1.5Mbps、3Mbps、4Mbps。

UART信号定义及可复用引脚列表如下表所示：

UART资源	引脚编号	信号定义	电源域
UART0 (调试串口)	14	UART0_TX_Debug	3.3V
	13	UART0_RX_Debug	
UART5	47	UART5_TX_M0	VCCIO4
	50	UART5_RX_M0	
	51	UART5_CTSN_M0	
	46	UART5_RTSN_M0	
	8	UART5_TX_M1	3.3V
	9	UART5_RX_M1	
	117	UART5_CTSN_M1	
	7	UART5_RTSN_M1	

UART资源	引脚编号	信号定义	电源域
UART1	--	--	3.3V,放置在矩阵RM_IO中
UART2	--	--	3.3V,放置在矩阵RM_IO中
UART3	--	--	3.3V,放置在矩阵RM_IO中
UART4	--	--	3.3V,放置在矩阵RM_IO中

注意：[RM_IO矩阵使用说明参考2.16节 RM_IO矩阵设计说明](#)

2.11 CAN总线设计说明


IDO-SOM3506-S1引出2个CAN总线控制器，支持 CAN FD；支持 1Mbps。

考虑不同产品应用灵活性，CAN引脚可以复用到RM_IO任意引脚上。设计上，需要核对CAN外设的IO电平，使其匹配对应的IO电源域供电。

CAN接口引脚资源如下表所示：

CAN资源	引脚编号	信号定义	复用电源域
CAN0_TX	--	--	3.3V,放置在矩阵RM_IO中
CAN0_RX	--	--	3.3V,放置在矩阵RM_IO中
CAN1_TX	--	--	3.3V,放置在矩阵RM_IO中
CAN1_RX	--	--	3.3V,放置在矩阵RM_IO中

参考设计如下图所示：



注意： [RM_IO矩阵使用说明参考2.16节 RM_IO矩阵设计说明](#)

2.12 SPI总线设计说明

IDO-SOM3506-S1共引出4路SPI接口，除了FSPI控制器外，还拥有2个通用SPI控制器（SPI0、SPI1）和一个SPI2APB控制器（SPI2）；通用SPI控制器（SPI0、SPI1）支持以下功能可用于连接SPI通信接口的芯片或者模块。



- 1.支持master和slave两种模式，软件可配；
- 2.支持4、8、16位串行数据传输；
- 3.支持全双工和半双工模式传输。

注意： SPI2APB控制器（SPI2）支持以下功能：

- 1.可以支持通过SPI2APB访问slave端ram空间，通常用于推送固件或其他数据流；
- 2.只支持slave模式，在标准的 SPI 通讯协议上叠加 RK 私有协议；
- 3.支持8、16位串行数据传输；
- 4.支持半双工模式传输；

考虑不同产品应用灵活性，通用控制器SPI0/1引脚可以选择固定的PMUIO电源域，也可以选择复用到RM_IO任意引脚上。SPI2APB控制器（SPI2）引脚固定在VCCIO3电源域。设计上，需要核对SPI外设的IO电平，使其匹配对应的IO电源域供电。

SPI资源	引脚编号	信号定义	复用电源域
SPI0	--	--	3.3V,放置在矩阵RM_IO中
SPI1	--	--	3.3V,放置在矩阵RM_IO中
SPI资源	引脚编号	信号定义	电源域
SPI2 (SPI2APB)	71	SPI2_MISO	3.3V
	72	SPI2_MOSI	
	73	SPI2_MCSN	
	74	SPI2_CLK	

注意：RM_IO矩阵使用说明参考2.16节 [RM_IO矩阵设计说明](#)

2.13 I2C总线设计说明

IDO-SOM3506-S1核心板共引出3组I2C接口，使用时注意电平为1.8V或3.3V，必要时加电平转换电路。

注意：I2C引脚复用信号较多，同一路I2C控制器可以分配到不同引脚分组。最多可有M0，M1，M2，M3引脚可选配，同一个I2C控制器同时只能配置一组引脚。

I2C总线引脚资源如下表所示：

I2C资源	引脚编号	信号定义	复用电源域
I2C0	--	--	3.3V,放置在矩阵RM_IO中
I2C1	--	--	3.3V,放置在矩阵RM_IO中
I2C2	--	--	3.3V,放置在矩阵RM_IO中

注意：RM_IO矩阵使用说明参考2.16节 [RM_IO矩阵设计说明](#)


2.14 SARADC设计说明

IDO-SOM3506-S1一共引出4路SARADC接口，10bit精度，速度达到1MS/s，输入电压范围为0-1.8V。

SARADC_IN0专用于SYSTEM BOOT启动顺序的设置，不能用于其它功能。

SARADC_IN1当作按键的键值输入采样，并复用为Recovery模式按键（不可修改）。

SARADC_IN1在核心板上通过10Kohm上拉电阻上拉到VCC_1V8，默认为高电平（1.8V），在没有按键动作且系统已经烧录固件的前提下，上电直接进入系统；若系统启动时Recovery模式按键处于按下状态，即将SARADC_IN1保持为低电平（0V），则RK3506进入Loader烧写模式，当PC识别到USB设备时，松开按键使SARADC_IN1恢复为高电平（1.8V），即可进行固件烧写。另外为了方便开发，建议预留按键或预留测试点。



SARADC引脚列表如下：

引脚号	引脚定义	电源域	描述
83	SARADC_IN3	1.8V	标准ADC输入

84	SARADC_VIN2	1.8V	标准ADC输入
85	SARADC_IN1_RECOVERY	1.8V	默认用于ADC按键功能，不建议用作其它功能。 核心板上拉10K电阻到1.8V
86	SARADC_IN0_BOOT	1.8V	核心板上拉10K电阻到1.8V

注意：

1. SARADC 采样范围为0~1.8V，采样精度为 10bit s 。按键阵列采用并联型， 可以通过增减按键并调整分压电阻比例来调整输入键值，实现多键输入以满足客户产品需求 。设计中建议任意两个按键键值必须大于 ± 35 ，即中心电压差必须大于123mV ；
2. SARADC_VIN有使用时，靠近核心板管脚必须增加1nF 电容消抖；
3. 用于按键采集时，靠近按键需做 ESD 防护，而且 0 键值的必须电接 100ohm 电阻加强抗静电浪涌能力 （如果只有一个键时 ESD 必须靠近按键，先经过 ESD→100ohm 电阻→1nF→核心板管脚）。

2.15 PWM设计说明

IDO-SOM3506-S1集成了2个独立的PWM控制器，控制器PWM0有4个通道：

PWM0_CH0~PWM0_CH3；控制器PWM1有8个通道：PWM1_CH0~PWM1_CH7，最多可以有12个PWM通道，支持以下功能：

1. 支持捕获模式；
2. 支持连续模式或一次性模式；
3. 其余功能见PWM功能分配表；

PWM引脚资源列表如下表所示：

控制器	逻辑电源	PWM通道命名	IR输入	IR输出	呼吸灯	频率计	counter	同步功能
-----	------	---------	------	------	-----	-----	---------	------

PWM0_4CH	PMU LOGIC	PWM0_CH0~CH3	仅一个，可任意配置通道	不支持	最多4路，可以任意配置通道 共享查找表： 3x256x8. 每个通道可以独立指定起始和结束	不支持	不支持	支持
PWM1_8CH	LOGIC	PWM1_CH0~CH7	不支持	仅一个，可任意配置通道	不支持	仅一个，可任意配置通道	仅一个，可任意配置通道	支持

考虑不同产品应用灵活性，PWM引脚可以复用到RM_IO任意引脚上。设计上，需要核对PWM外设的IO电平，使其匹配对应的IO电源域供电。

IDO-SOM3506-S1 PWM接口分布情况如下表所示。

PWM资源	引脚编号	信号定义	复用电源域
PWM0_CHn (n=0~3)	--	--	3.3V,放置在矩阵RM_IO中
PWM1_CHn (n=0~7)	--	--	3.3V,放置在矩阵RM_IO中

注意：[RM_IO矩阵使用说明参考2.16节 RM_IO矩阵设计说明](#)

2.16 GPIO设计说明

IDO-SOM3506-S1可用的GPIO引脚共计93个，与其它信号引脚复用。详细定义请参考”IDO-SOM3506-S1-Pinout.xlsx”。核心板引脚中除了差分信号、电源/地，其它1.8V/3.3V数字引脚基本都可以配置为GPIO使用。

使用时注意GPIO电源域是1.8V还是3.3V。另外参考”IDO-SOM3506-S1-Pinout.xlsx”中GPIO信号名称中后缀带_d表示上电默认下拉(低电平)，后缀带_u的表示上电默认上拉（高电平）。

比如在”IDO-SOM3506-S1-Pinout.xlsx”中，SOM3506-S1的76脚可配置为GPIO2_A1_d, 上电默认下拉（低电平）。SOM3506-S1的77脚可配置为GPIO2_A2_u, 上电默认上拉3.3V(高电平)，如下图所示：

76	NC/FSPI_CLK/GPIO2_A1_d	C22	FSPI_CLK	Default	3.3v
			GPIO2_A1_d		
77	NC/FSPI_D0/GPIO2_A2_u	B23	FSPI_D0	Default	3.3v
			GPIO2_A2_u		

2.17 核心板温升说明


IDO-SOM3506-S1的模块高负载功耗约0.7W，一般使用场景下，可以不采用散热片。

下面是IDO-EVB3506开发板的实际温升测试记录，供设计时作为核心板的Pd热耗散参考。

IDO-EVB3506-V1-eMMC版本

环境：RK3506B芯片+eMMC，结温100℃；
散热情况：裸板，无散热片；
测试方法：开发板工作稳定后，运行30分钟压力测试记录CPU温度；
运行场景：常温25℃下把CPU占用率跑到90%以上，分别记录10分、20分、30分钟CPU温度以及功耗；
注意：以下数据为内部研发板上的测试数据，仅供设计参考，不代表芯片的最终能力。功耗与产品实际应用场景强相关，如需深度优化，可与技术支持人员进一步探讨；


主板供电电压	测试环境	性能模式	主板供电电流	温升	附图
12V	25℃	10min	0.177A	49.7°	

12V	25℃	20min	0.177A	50.3°	
12V	25℃	30min	0.180A	50.3°	

IDO-EVB3506-V1-FLASH版本

环境：RK3506B芯片+FLASH，结温100℃；
散热情况：裸板，无散热片；
测试方法：开发板工作稳定后，运行30分钟压力测试记录CPU温度；
运行场景：常温25℃下把CPU占用率跑到90%以上，分别记录10分、20分、30分钟CPU温度以及功耗；
注意：以下数据为内部研发板上的测试数据，仅供设计参考，不代表芯片的最终能力。功耗与产品实际应用场景强相关，如需深度优化，可与技术支持人员进一步探讨；

主板供电电压	测试环境	性能模式	主板供电电流	温升	附图
12V	25℃	10min	0.181A	50.7°	

12V	25℃	20min	0.181A	51.8°	
12V	25℃	30min	0.181A	52°	

3、底板原理图CheckList【重要】

编号	检查事项	检查状态
1	核心板供电电压范围【3.8–5V】，靠近核心板供电引脚 加5.5V TVS管做浪涌保护。 采用独立DCDC，2A以上电流能力。	☐ OK
2	VCCIO4供电是否从VCC_3V3_OUT或VCC_1V8_OUT二选一供电?	☐ OK
3	整板上电顺序：核心板供电(常供电) ->VCC_3V3_OUT ->底板供电（3.3V，1.8V，5V）	☐ OK
4	所有IO引脚，不得有在核心板VCC_3V3_OUT上电前向IO灌电的行为	☐ OK

5	是否需求关机和待机状态。 关机状态和待机状态下，核心板是否保持供电？ 待机或者关机状态下，外围电源还有哪些电源没有关闭，是否存在漏电风险？ Power键是否留出？	☐ OK
6	有待机需求时，有哪些待机时需要保持状态的IO引脚	☐ OK
7	USB0 OTG 接口是否有引出，方便下载烧录。 USB_OTG_PWREN_H是否选用上电默认拉低的GPIO引脚？	☐ OK
8	调试串口是否有接出，是否有电平匹配，或上电顺序引入的RX灌电风险？	☐ OK
9	SARADC_VIN1_KEY/RECOVERY 网络是否符合参考设计有预留按键或测试点？	☐ OK
10	使用SDIO的WIFI模块，供电和IO电平，32K时钟，晶振等是否符合参考设计	☐ OK
11	SD/TF卡是否符合参考设计？	☐ OK
12	以太网设计，RMII 相关引脚电平是否与PHY芯片的IO电平匹配？	☐ OK
13	SDIO，RMII1 共用VCCIO4电源域， 需要VCCIO4电平是否同时满足SDIO和RMII1的PHY芯片IO电平要求？	☐ OK
14	音频接口符合参考设计？	☐ OK
15	RGB/MIPI DSI显示接口，确认屏幕线序定义，供电时序 符合要求？ 确认屏幕分辨率和刷新率在支持范围？ MIPI RESET是否有GPIO控制？ 背光和供电在待机/关机状态下是否有漏电问题？	☐ OK
16	IIC总线是否有上拉电阻，电平是否匹配？ IIC 上连接的外设地址是否冲突，最高速率是否有冲突？ 同一组IIC总线下的外设，是否存在待机/关机时供电状态不一致的问题？	☐ OK

17	每个串口（UART，RS232, RS485, RS422）和 CAN 接口： 串口要求的最高波特率和接口芯片用料是否相符？ 电平是否匹配？ 接口芯片上电顺序是否晚于VCC_1V8_OUT核心板供电输出？	☐ OK
18		
19		
20		

www.industio.cn